AD-Wandler nach Phono-Preamp

[wgh52]

Hallo E&M,

... Aktuell haben wir einen AD-Wandler ergänzt (eigenes Gehäuse) ...

Für welchen AD-Wandler habt ihr euch entschieden? Ich suche auch gerade nach einem ADC für mein Aktiv-Projekt. Danke schonmal!

[dipoluser]

Hallo,

wir haben als Basis das Board:

ADC Board Analog Digital Converter PCM1804 RCA to SPDIF 24bit 192kHz

gewählt. Gibt es unter anderem hier:

https://www.audiophonics.fr/en/inter...fast_search=fs

Auf der Platine einige Bauteile entfernt und mit den OPs "gespielt".

Die Versorgungsspannung haben wir mit 7,5V und nicht 5V gewählt, damit auch explizit 5V am PMC1804 ankommt.

Das 7,5V Netzteil ist von Funk Tonstudiotechnik:

https://funk-tonstudiotechnik.de/PWS-05M-T.V2-300.pdf

Aus welchem Grund?

- Absolut geringes Rauschen (< 5mV P2P gemessen, mit Messfehler und Eigenrauschen des Messaufbaus) der Gleichspannung.

- Unsere Philosophie

Viele Grüße aus Garbsen

[wgh52]

Hallo Elke und Michael,

interessant! Genau dieses ADC Bord habe ich mir auch gekauft, kann aber seine Qualität nicht einschätzen. In meinem Falle ist der ADC für das Phonosignal (vom Lehmann BC SE II PWX kommend) vorgesehen.

Mich interessiert welche Bauteile Ihr warum entfernt habt und welche OPVs ihr probiert habt. Ich selbst habe sämtliche Anschlüsse ausgelötet, weil die Platine in ein größeres DSP Gehäuse (mit miniSHARC Kit, Netzteil, und Tentlabs Oszillator/Reclocker) eingebaut wird, in dem die auf der Platine vorhandenen Anschlüsse nicht passen bzw. nicht gebraucht werden.

Was macht Ihr bezüglich ADC Analogeingangspegeleinstellung (um clipping zu vermeiden)?

[dipoluser]

Hallo Winfried,

wir haben OPA 1656 zu einem Zeitpunkt getestet, wo wir noch Kopplungsherausforderungen bei 24/192 mit dem S/PDIF-Eingang vom Auverdion hatten (24/96 läuft jetzt stabil).

Die Cinch-Buchsen und SV-Buchse haben wir ausgelötet.

Sehr unzufrieden sind wir mit dem Signal-Rauschverhältnis vom Board. Da die Verstärkung 1:1 über den OpAmps gewählt wurde, jedoch eher 0,25 (laut TI) sein sollte, haben wir die Verstärkung vom RIAA-Verstärker auf unter 60dB einstellen müssen, damit kein Clipping entsteht.

In Folge dessen muss eine neue Lösung her. Wir werden ein eigenes Board entwickeln. Dazu als guten Anhalt die Hinweise vom PCM1804 (oder PCM4202) Datenblatt verwenden.

Die OPA 1632-Variante wäre auch interessant, da es den Umfang an OPs reduziert.

I2S auf S/PDIF wird wohl WM8804 werden (ist seitens des Hersteller eingestellt, China liefert noch welche).

Eine entsprechende Netzteilplatine mit +/- 15V (18V?); 5V (6V bei PCM4202) und 3,3V wird auch zu entwickeln sein. Wäre wohl aber eine einfachere Aufgabe.

Viele Grüße von der Insel Usedom

Elke und Michael

[dipoluser]

Hallo zusammen,

die Platine nimmt Gestalt an. Wir haben uns für den ADC PCM4202 und I2S auf S/P-DIF Wandler WM8804 entschieden. Die TI-Doku und eine Github-Ausgabe haben wir als Startparameter gewählt. Mittels Kicad sieht das PCB so aus:



Mittels DIP-Schalter können Anpassungen an den am PCM 4202 und MW8804 durchgeführt werden.

Der OP1632 und OP134 werden mit +/- 15V betrieben. die Verstärkung des OP1632 beträgt ca. 270/1000 (Widerstandverhältnis). Das Verhältnis haben wir aus TI: Gain Scailing and Audio Performance of the PCM1804, abgeleitet.

Weiterhin wird auf dem Board 5V für den analogen Teil und 3 x 3,3 V für die digitalen Elemente erzeugt. Filterelemente sorgen für Minimierung der digitalen "Verschmutzung". Die Platine ist ein 4-fach Layer. Bauteile auf der Ober- und Unterseite. Layer 1: Routing und Bauteile, mit digitaler Massefläche und analoger Massefläche; Layer 2: GND-Analog; Layer 3: SV; Layer 4: GND und Bauteile für die OPs (Vorgabe Texas Instruments). Analoge und digitale Masse von Layer 1 haben Ihren Rückfluss über Massefläche von Layer 2.

Momentan zeigt der DRC von Kicad noch Fehler an. Diese werden aktuell korrigiert.

Viele Grüße von der Insel Usedom

Elke und Michael

[dipoluser]

Hallo zusammen,

die Production-Files sind bei JLCPCB hochgeladen. Die Plausibilitätsprüfung findet aktuell statt.

Die Bauteile haben wir bei Mouser bestellt. Einige SMD-Komponenten befinden sich im Rückstand.

Aus heutiger Sicht könnte im Oktember der Heißluftfön aktiviert werden.

Viele Grüße

E&M

[dipoluser]

Nachtrag:

Die Platinen sind seit zwei Tagen in Produktion. Es hatte mehrere Anläufe gebraucht, da blinde Vias von uns verwendet wurden, der Hersteller jedoch aktuell nur Durchkontaktierungen anbietet. In Folge dessen musste das Board überarbeitet werden. -> Wo versteckte sich noch ein Via?

Positiver Effekt: Das Darstellen und Verstehen von Gerber-Bohr-Dateien ist jetzt geläufiger

Viele Grüße

Elke und Michael

[JFA]

Guten Abend,

erstmal vorweg ein Lob für das schön gestaltet Layout. Sieht nach Mühe gemacht aus, und dann kann man selbst im 3D View das Prinzip nachvollziehen.

Natürlich habe ich auch was zu meckern, mit den Positionen der Stecker wäret ihr bei mir nicht durchs Review gekommen.
Ach ja, der Spannungsversorgung eine eigene Plane zu gönnen ist auch eine ganz furchtbare Angewohnheit, die sich nur schwer austreiben lässt. Bei uns habe ich mehr oder weniger den Knüppel rausgeholt, und inzwischen haben es alle kapiert. Wird aber hier kein Drama sein, einfach beim nächsten mal anders machen.

So, blind vias: sollte man wenn möglich vermeiden, weil die einfach viel Geld kosten. Wenn die Packungsdichte zu groß wird dann können die helfen. Wir hatten jetzt gerade einen Fall mit einem Funkmodul, da wurde es echt knapp und bis zum vorletzten Entwurf waren da tatsächlich noch blind vias drin, aber durch cleveres verschieben konnten wir es gerade noch vermeiden.

Ich bin in KiCAD nicht so flüssig unterwegs, deswegen weiß ich nicht, wie man das da vernünftig vermeiden kann. In Altium kann man pro Board Via-Typen definieren und dann einfach blind und buried vias vermeiden.

[Kleinhorn]

Die Vias in KiCad kann man verändern. Umfang und Loch, kein Problem.
Das die Geld kosten habe ich noch nicht festgestellt. Mag bei großen Platinen aber anders sein. Was verstehst Du unter "Blind Vias" ?
Ich benutze Vias um eine Groundplane an machen Stellen zu schließen, wo es Tracks ansonsten verhindern. Auf der Platine gehe ich sparsam damit um bei der Verteilung. Habe ich bis dato auch erst zweimal gemacht, da es vorgegeben war.

Für mich sieht die Platine von Michael sehr gut aus, bin aber eben kein Profi...

Pedda

[JFA]

Es gibt 3 Arten von Vias.
Normal: durchgebohrt oder gelasert, danach aufgalvanisiert, kosten praktisch nichts
Blind: nur zur einen Seite offen, die andere endet auf einer Innenlage. Kosten mehr weil der Prozess anders ist bzw. noch einen Zwischenschritt erfordert.
Buried: ganz innen, also keine Seite offen. Noch teurer weil nochmal aufwändiger.
Detaillierte Beschreibung dazu: https://resources.altium.com/de/p/bl...-are-they-used

Solange ihr jetzt nicht anfangt mit Hochgeschwindigkeitskommunikationsleitungen rumzudoktern braucht ihr blind und buried auch normalerweise nicht. Wollte mir hier neulich auch einer erzählen, was von wegen Flash-Speicher mit 32 Mbps oder so. Das ist keine Hochgeschwindigkeitsanwendung. Denkt eher in PCI-Dimensionen. Wenn es eng wird auf Leiterplatten, um zum Beispiel moderne (BL)GA Prozessoren entflechten zu können.

Mit normalen Vias zur Verbindung von Groundplanes gilt das gleich wie mit dem Öl: nicht sparsam sein. Jeweils zwei beliebige Vias zwischen zwei GND-Planes bilden eine geschlossene Leiterschleife und die reduziert gewaltig ein sie durchstoßendes HF-Magnetfeld. Deswegen wird abschließend ganz häufig ein sogenanntes Stitching gemacht (viele kleine Vias desselben Typs auf die Platine im Raster verteilt, macht normalerweise das Layoutprogramm automatisch) und manche Designer sind so clever und machen um den Platinenrand eine Kette von Vias (damit wird die offene Kante HF-mäßig verschlossen, fast genauso wirksam wie eine galvanisierte Kante, aber viiiieeel billiger).

Wegen Steckern: an Stecker werden Kabel angeschlossen, zwei Kabel ein Dipol, und in der Mitte des Dipols ist der eingefangene Strom am größten. Strom erzeugt ein Magnetfeld, ein Magnetfeld induziert in Leiterschleifen Spannungen, Spannungen erzeugen Störungen. Wenn die Stecker über den Rand verteilt sind fließt der Strom quer über die Platine => maximales Störpotential. Wenn man die Stecker an einer Stelle zusammenknuddelt fließt der Strom nur auf einem kurzen Weg, => Störpotential minimiert. Deswegen fliegt bei mir jede Platine ohne weiteres Anschauen durchs Review, die Stecker an unterschiedlichen Seiten der Platine hat, es sei denn, der Layouter kann das irgendwie sinnvoll begründen (zB weil die Konstrukteure das so vorgeben und mal wieder vorher nicht mit mir gesprochen haben).

[Kleinhorn]

Hi..
Danke für die Erklärung.Hab ich verstanden...

Pedda